隔膜泵厂家
免费服务热线

Free service

hotline

010-00000000
隔膜泵厂家
热门搜索:
技术资讯
当前位置:首页 > 技术资讯

基于DDSIP核及NiosII的可重构信号源设计

发布时间:2020-07-21 17:53:20 阅读: 来源:隔膜泵厂家

SOPC(System on a Programmable Chip,片上可编程系统)是Altera公司提出的一种灵活、高效的SOC解决方案。它将处理器、存储器、I/O接口、LVDS、CDR等系统设计需要的功能模块集成到一个可编程逻辑器件上,构建一个可编程的片上系统。它具有灵活的设计方式,软硬件可裁减、可扩充、可升级,并具备软硬件在系统可编程的功能。SOPC的核心器件FPGA已经发展成一种实用技术,让系统设计者把开发新产品的时间和风险降到最小。最重要的是,具有现场可编程性的FPGA延长了产品在市场的存在时间,从而减小了被新一代同类产品淘汰的威胁。本文以全数字频率合成技术——直接数字频率合成技术(DDS)为理论依据,利用先进的片上可编程技术在一块FPGA芯片上实现了DDS IP核功能,并将该DDS IP核与Nios II处理器核以及其它外设封装到一起,做成一个片上系统,大大简化了电路的设计难度。

本文引用地址: DDS的基本原理DDS(直接数字频率合成)是把一系列数字形式的信号通过DAC转换成模拟量形式的信号的合成技术。图1是DDS的原理框图。图中参考时钟由一个高稳定的晶体振荡器产生,来同步整个频率合成器的各个组成部分。相位累加器包含一个加法器和一个相位寄存器,每来一个时钟脉冲,加法器就将频率控制字与相位寄存器中的数据相加。相位寄存器可以将加法器在上一个时钟作用后产生的新相位数据反馈到加法器的输入端,使加法器在下一个时钟的作用下继续将相位数据与频率控制字相加。这样,相位累加器在参考时钟的作用下进行线性相位累加。当相位累加器达到上限时,就会产生一次溢出,完成一个周期性的动作,这个周期就是合成信号的一个周期,累加器的溢出频率也就是DDS的合成信号频率。相位控制字用来设定相位累加器初始时刻的相位值,相位累加器运行过程中并不参与加法运算。在参考时钟的控制下,相位累加器受频率控制字控制输出相位数据,用相位累加器输出的相位数据作为相位/振幅变转换电路的地址对其进行查找。相位/振幅转换电路将相位累加器的相位信息映射成数字振幅信息,将数字振幅数据再经过D/A转换器得到相应的阶梯波,最后经低通滤波器对阶梯波进行平滑处理,即可得到由频率控制字决定的连续变化的输出波形。

2 DDS IP核的设计根据DDS的基本理论,将DDS IP核分为相位累加模块、DDS控制模块、波形选择模块、波形LPM_ROM模块。2.1 相位累加器模块的设计相位累加器是DDS IP核设计的关键,它决定着频率的范围和分辨率,本设计采用的32位的二进制累加器,取累加器的高十位作为查表(相幅转换电路)的地址值。为提高系统的速率,在累加器的设计中采用了7级流水线技术。其中采用Verilog HDL描述的第一级流水线实现的关键代码如下:类似,可完成其余流水线的设计。2.2 DDS控制模块设计为将设计的DDS IP能够集成到SOPC系统中,本设计在DDS IP的控制模块定义了两个32位的寄存器,如图2所示。一个是频率控制字寄存器,用来保存上位机软件发来的频率控制字;另一个寄存器用来保存相位控制字和波形选择位,其中低2位D1、D0用于波形选择,D2到D11用于保存相位控制字,其余高位保留未用。

碧莲盛

西安碧莲盛电话

海口碧莲盛官网

泉州碧莲盛电话